Os chips de silício atuais são extremamente densos, mas materiais 2D ultrafinos poderiam torná-los ainda mais compactos.
Wu Kailiang/Alamy
Um chip de memória funcional com apenas 10 átomos de espessura poderia aumentar radicalmente a capacidade de armazenamento de dispositivos eletrônicos como smartphones.
Após décadas de miniaturização, os chips de computador atuais têm poucos componentes e muitas vezes acumulam dezenas de bilhões de transistores em uma área do tamanho de uma unha. No entanto, embora o tamanho dos componentes das pastilhas de silício tenha se tornado muito menor, a pastilha em si permanece relativamente espessa. Isso significa que há um limite para o quanto a complexidade de um chip pode ser aumentada pelo empilhamento de múltiplas camadas.
Os cientistas têm trabalhado no desenvolvimento de chips mais finos feitos dos chamados materiais 2D, como o grafeno. O grafeno é formado a partir de uma única camada de átomos de carbono e é teoricamente o material mais fino possível. Mas até agora, apenas designs simples de chips podiam ser construídos com esses materiais, tornando difícil conectá-los a processadores tradicionais e integrá-los a dispositivos elétricos.
agora Liu Chunsen Pesquisadores da Universidade Fudan, em Xangai, combinaram um chip 2D com cerca de 10 átomos de espessura com um tipo de chip chamado CMOS, atualmente usado em computadores. A forma como esses chips são fabricados cria uma superfície áspera que dificulta a colocação de uma folha 2D sobre ela. Liu e seus colegas superaram esse problema separando os chips 2D dos chips CMOS tradicionais com uma camada de vidro, mas isso não faz parte do processo atual e precisa ser industrializado antes da produção em massa.
O protótipo do módulo de memória operacional da equipe alcançou mais de 93% de precisão nos testes. Embora isto não esteja nem perto da confiabilidade exigida para dispositivos de consumo, é uma prova de conceito promissora.
“É uma tecnologia muito interessante e com grande potencial, mas ainda há um longo caminho a percorrer até que se torne comercialmente viável”, afirma. Steve Farber Na Universidade de Manchester, Reino Unido.
Kai Shu Pesquisadores do King’s College London dizem que reduzir ainda mais os designs atuais de chips sem usar materiais 2D é problemático porque o vazamento de sinal ocorre quando os componentes tradicionais são feitos com larguras muito estreitas. A redução da espessura da camada pode superar este efeito. Isto significa que a miniaturização em termos de espessura pode permitir uma maior miniaturização em largura.
“O silício já enfrenta obstáculos”, disse Xu. “Os materiais 2D podem superar esses efeitos. Se forem muito finos, o controle no portão é mais uniforme e mais completo, portanto há menos vazamentos.”
tópico:
