Durante décadas, a indústria da computação seguiu uma fórmula simples: tornar os transistores menores e encaixar mais deles em um chip. Esta estratégia alimentou o extraordinário crescimento do poder computacional previsto pela Lei de Moore. Mas à medida que os componentes se aproximam da escala atómica, os engenheiros são cada vez mais confrontados com os limites físicos do silício e com os efeitos da mecânica quântica.
Muitos pesquisadores acreditam que o próximo grande avanço não será diminuir ainda mais os dispositivos, mas sim aumentá-los.
Uma equipe liderada pelo professor de Ciência de Materiais e Engenharia Mecânica da Universidade de Illinois, Qing Cao, demonstrou um novo método de empilhar múltiplas camadas de eletrônicos de silício diretamente umas sobre as outras. Tal abordagem poderia aumentar drasticamente a densidade da computação, melhorar o desempenho e reduzir o consumo de energia, ao mesmo tempo que prolonga o progresso que tem impulsionado a indústria de semicondutores há mais de meio século.
“Pegue algo tão simples como a memória estática de acesso aleatório, que é universal em CPUs e GPUs. Hoje, armazenar um bit de informação requer seis dispositivos microeletrônicos, chamados transistores, em um plano. Com a integração vertical, você pode distribuí-los em várias camadas. É como substituir um subúrbio extenso por prédios altos: você obtém a mesma funcionalidade, mas a pegada espacial é reduzida e a comunicação entre as camadas é cada vez mais eficiente”, explicou Cao.
Os pesquisadores relatam que seu processo atinge um rendimento de dispositivo de 98-100% ao usar silício monocristalino padrão, o material semicondutor no coração da eletrônica moderna. Os resultados sugerem que o método poderá eventualmente ser adotado por fabricantes comerciais de chips.
“A integração vertical já está começando a chegar aos dispositivos comerciais, especialmente hardware especializado em IA, mas a integração monolítica é o que libera todo o potencial dos chips 3D”, disse Cao. “Pela primeira vez, alcançamos o orçamento térmico da integração 3D monolítica usando silício monocristalino padrão e entregamos um desempenho sem precedentes.”
As descobertas foram publicadas em Naturezaum periódico que raramente contém artigos de pesquisa sobre microeletrônica de silício.
Por que a indústria de semicondutores está melhorando
Por cerca de 60 anos, o desenvolvimento de chips foi regido pela Lei de Moore. O princípio sugere que a densidade dos transistores nos circuitos integrados dobrará aproximadamente a cada dois anos, levando a processadores mais rápidos e eficientes.
Esta tendência persistiu surpreendentemente, mas está a tornar-se cada vez mais difícil de manter.
“De certa forma, atingimos o limite imposto pela física”, disse Cao. “Se você observar o tamanho real dos transistores, eles não ficam menores, especialmente em termos de passo de contato da porta. Isso ocorre porque ficamos limitados pelas propriedades intrínsecas do material de silício e pelas regras fundamentais da mecânica quântica. Se quisermos continuar a tendência de aumentar o poder de processamento de nossos microprocessadores, precisamos começar a pensar além de apenas amontoar mais dispositivos na mesma superfície.”
A colocação vertical dos dispositivos oferece uma alternativa atraente. Em vez de continuar a reduzir os transistores individuais, os engenheiros podem colocar múltiplas camadas de circuitos umas sobre as outras. Isso não apenas cria mais espaço para os componentes, mas também encurta as distâncias dos fios, reduzindo a capacitância parasita e aumentando bastante a largura de banda de comunicação entre as diferentes partes do chip.
Esses benefícios são particularmente importantes para a inteligência artificial e outras aplicações de computação com uso intensivo de dados.
A promessa de chips 3D monolíticos
As atuais tecnologias comerciais de chips 3D já usam empilhamento, mas normalmente envolvem a fabricação de dispositivos semicondutores em wafers individuais antes de juntá-los. Os exemplos incluem memória de alta largura de banda e tecnologia 3D V-Cache da AMD.
Embora esses métodos sejam bem-sucedidos, eles apresentam limitações. O alinhamento entre as camadas é relativamente grosseiro e as junções verticais, conhecidas como furos de silício (TSVs), são relativamente grandes e raras.
A integração 3D monolítica adota uma abordagem diferente. Em vez de unir placas acabadas, cada nova camada do dispositivo é feita diretamente sobre a anterior. Isso permite juntas verticais muito mais estreitas, distâncias intercamadas mais curtas e precisão de alinhamento medida em nanômetros.
Os pesquisadores têm perseguido esse conceito há anos porque ele poderia aumentar a comunicação entre camadas em um fator de 10 a 100 em comparação com as técnicas convencionais de empilhamento.
Resolvendo o problema do calor
O maior obstáculo à integração monolítica foi a temperatura.
A produção de silício cristalino de alta qualidade e a fabricação de dispositivos semicondutores de alto desempenho normalmente requerem temperaturas próximas de 1.000 graus Celsius. No entanto, uma vez que os compostos metálicos já estejam presentes na camada completa do circuito, tais temperaturas irão destruí-los.
“Normalmente, a indústria reconhece que, uma vez concluída a primeira camada do circuito, o limite do orçamento térmico para quaisquer camadas adicionais é de 400 graus Celsius”, disse Cao. “Pesquisadores da academia e da indústria tentaram contornar isso trabalhando com materiais semicondutores diferentes do silício monocristalino para as camadas superiores. Mas todos os dispositivos resultantes inevitavelmente sofrem de problemas de desempenho e confiabilidade.”
Esforços anteriores exploraram alternativas, incluindo silício policristalino, óxidos metálicos amorfos e nanocristalinos, nanotubos de carbono e semicondutores bidimensionais. No entanto, estes materiais introduzem frequentemente limitações de desempenho ou defeitos que criam uma incompatibilidade com os transístores de silício subjacentes.
Nanomembranas de silício ultrafinas permitem produção em baixas temperaturas
A equipe de Illinois desenvolveu um processo que mantém as vantagens do silício monocristalino, permanecendo bem abaixo do limite térmico.
O método começa com a criação de nanomembranas de silício ultrafinas e independentes a partir de um wafer doador. Estas membranas são então transferidas para um substrato receptor, que já contém o circuito completo, utilizando um laminador de rolo. O processo de colagem requer uma temperatura não superior a 200 graus Celsius.
Como as camadas de silício mantêm a sua qualidade cristalina, os dispositivos resultantes mantêm alto desempenho e confiabilidade, permanecendo dentro do orçamento térmico necessário para integração monolítica.
“Nosso método não é apenas mais fácil de implementar com custos mais baixos, mas tem várias vantagens em relação às abordagens anteriores para montagem de wafers de silício”, disse Cao. “As membranas que transferimos têm apenas 10 nanômetros ou menos de espessura, em comparação com a espessura de 500 a 700 micrômetros de um wafer convencional. Por serem finas, essas membranas são mecanicamente flexíveis para se adaptarem à superfície subjacente. Essa correspondência ajuda a evitar defeitos superficiais, como vazios, que são comuns ao tentar unir duas placas sólidas por meio da ligação de placas.”
Alto desempenho com três camadas
Os pesquisadores também redesenharam a arquitetura do transistor.
A fabricação tradicional de transistores depende de um processo chamado dopagem, que introduz impurezas no silício para controlar o comportamento elétrico. Este processo geralmente requer temperaturas acima de 600 graus Celsius.
Para evitar tais temperaturas, a equipe usou transistores sem junção. Nestes dispositivos, o silício é dopado de maneira uniforme e pesada antes do início do processo de montagem. Filmes de silício ultrafinos ainda permitem o controle eficiente da porta do transistor, enquanto altos níveis de dopagem ajudam a reduzir a resistência de contato parasita.
Usando esta estratégia, os pesquisadores produziram três camadas empilhadas contendo 625 transistores cada. Os dispositivos apresentaram forte homogeneidade e alta produção.
Sua densidade de corrente de saída correspondia à dos transistores de silício convencionais fabricados em wafers a temperaturas muito mais altas. Eles também superaram os dispositivos monolíticos feitos de materiais alternativos em pelo menos três a quatro vezes.
A equipe conectou as camadas usando junções metálicas verticais e demonstrou com sucesso circuitos lógicos tridimensionais, bem como células estáticas de memória de acesso aleatório.
Para a produção comercial de semicondutores
Segundo Cao, o resultado mais significativo pode ser a escalabilidade do processo.
“Mas o mais importante é que mostramos que esse processo é escalável”, disse Cao. “Você pode continuar adicionando camadas além das três que demonstramos. E esse processo produzirá transistores de alto desempenho com alto desempenho e baixa variabilidade. Agora temos uma base sólida para transferir essa tecnologia e demonstrar sua promessa imediata na fundição industrial de semicondutores.”
O trabalho foi conduzido através do Centro de Chips Semicondutores Avançados com Desempenho Acelerado da Grainger Engineering, cujos parceiros da indústria incluem IBM, Intel e a Taiwan Semiconductor Company.
Os pesquisadores estão agora se preparando para transferir a tecnologia para a produção industrial de fundição de semicondutores, um passo importante em direção à produção comercial de verdadeiros chips de silício tridimensionais monolíticos.
Os participantes adicionais do estudo incluíram Bao Lam, Jung Man Yu, Hunyun Nam, Hsu-Chi Ni, Shomika Chatterjee, Shalu Raheja e Jian-Ming Zhou.
O financiamento foi fornecido pela National Science Foundation, pelos parceiros da indústria Grainger Engineering’s Center for Advanced Semiconductor Accelerated Performance e pelo Silicon Crossroads Microelectronics Commons Hub.
