Início NOTÍCIAS A mais recente inovação em embalagens de chips da TSMC promete menor...

A mais recente inovação em embalagens de chips da TSMC promete menor custo e melhor desempenho

21
0

A fabricação de chips menores tem dominado a conversa sobre semicondutores há anos, mas o próximo grande salto da TSMC pode ser a forma como esses chips são embalados. De acordo com o analista Ming-Chi Kuo, a empresa está desenvolvendo uma nova tecnologia Chip-on-Panel-on-Substrate, ou CoPoS, que promete custos de fabricação mais baixos e, ao mesmo tempo, oferece melhor desempenho para futuros processadores de IA.

A embalagem CoPoS da TSMC pode tornar o futuro do futebol de IA mais barato e mais rápido

Em um postagem recente no X *Ming-Chi Kuo revelou que a TSMC está trabalhando no CoPoS, uma arquitetura de empacotamento avançada que substitui a fabricação convencional baseada em wafer por um processador de placa. A mudança para painéis retangulares apoia o uso de melhores materiais e suporta tamanhos de embalagens significativamente maiores, tornando-os particularmente atraentes para aceleradores de IA cada vez mais complexos. Além disso, os relatórios sugerem que a tecnologia poderá entrar em produção em massa por volta de 2028.

As principais conclusões da TSMC na próxima geração de embalagens avançadas, CoPoS (restrição de tecnologia de domínio público);

1. Espera-se agora que o CoPoS entre em produção em massa no 2S28. Ele foi projetado para melhorar a economia de pacotes ultragrandes com largura de rede de classe 9,5x, …

-Ming-Chi Kuo (@mingchikuo) em 11 de junho de 2026

Kuo também esclareceu que, ao contrário de algumas interpretações antigas, o vidro era usado apenas como suporte temporário na fabricação, em vez de se tornar parte da própria embalagem acabada. O tema final permanece convencional, enquanto o novo processo visa reduzir o desperdício e melhorar a eficiência da produção sem comprometer o desempenho.

Espera-se que a tecnologia complemente o pacote CoWoS existente da TSMC, em vez de substituí-lo completamente. Os relatórios também apontaram os futuros chips Feynman AI da NVIDIA como potenciais primeiros a adotar, dada a demanda cada vez maior da indústria de dados por chips AI em placas de computação e embalados com slots de memória muito grandes.

Torna-se a maior inovação mesmo dentro do chip

É irônico que a rejeição do transistor não seja mais a única maneira de buscar ganhos de desempenho. À medida que os modelos de IA exigem mais memória, mais computação e largura de banda, o empacotamento avançado tornou-se silenciosamente uma das batalhas mais acirradas da indústria de semicondutores, com as empresas procurando maneiras mais inteligentes de unir tudo isso.

Se o CoPoS cumprir sua promessa, poderá ajudar a reduzir os custos de produção e, ao mesmo tempo, fornecer processadores de IA ainda maiores e mais capazes. Isso pode não parecer tão substancial quanto o novo nó de processo de 2 nm, mas na classe atual de IA, a rapidez com que o pacote de espuma pode ser feito é tão importante quanto como fazê-lo.

Source link

DEIXE UMA RESPOSTA

Por favor digite seu comentário!
Por favor, digite seu nome aqui